广东爱晟电子科技有限公司生产的单层芯片电容具有体积小、结构坚固、频率特性优异等特点，被广泛应用于微波通讯线路及抗电磁干扰（EMI，Electro Magnetic Interference）器件。与多层陶瓷电容（MLCC）相比，单层芯片电容具有等效串联电阻低、介质损耗小和可靠性高的优点。

单层芯片电容的基本结构为金属电极——陶瓷介质基片——金属电极的三层结构，其常规的制备工艺流程为：流延→叠片→层压切块→排胶→烧结→溅射→电镀→切割。其中，切割一般采用机械切割方式，如旋转刀片切割。然而，陶瓷材料脆性大，刀片切割时容易使陶瓷基片的切割面产生碎裂，不利于电容器的结构完整性和可靠性。基于此，爱晟电子为大家介绍一款低应力单层芯片电容，其陶瓷基片的切割面不易发生碎裂，具有结构完整性好和可靠性高的特点。

低应力单层芯片电容包括陶瓷基片、面电极、底电极以及设于陶瓷基片内部的至少一个缓冲层。面电极被设置于陶瓷基片的顶面；底电极被设置于陶瓷基片的底面；各缓冲层在垂直于陶瓷基片的底面的方向上间隔设置，缓冲层为内部中空的呈封闭框形的金属层，其边框沿陶瓷基片的侧面布置，并外露于陶瓷基片的侧面。缓冲层能减少切割应力对陶瓷基片的切割面的影响，避免切割面产生碎裂，从而使单层芯片电容整体结构完好，保证单层芯片电容的性能和可靠性。同时，通过设置至少一个间隔设置的金属层，能够分散切割应力，防碎裂效果更好。低应力单层芯片电容的制备方法如下：

一、采用流延法将陶瓷浆料制成陶瓷膜。

陶瓷浆料可采用本行业所惯用的工艺技术用陶瓷粉料制备得到，陶瓷粉料可采用电容陶瓷用的Ⅰ类瓷、Ⅱ类瓷或Ⅲ类瓷的粉末配成；制得陶瓷膜的厚度为5~60微米。

二、采用金属浆料在步骤一制得的陶瓷膜表面印刷呈多个封闭框形的缓冲层。

金属浆料可以为银、钯、银钯合金、镍、铜、镍铜合金等的浆料，优先选用可与步骤一制得的陶瓷膜共烧的金属浆料。采用丝网印刷法印刷缓冲层，得到的缓冲层呈纵横交错的方格网状，印刷缓冲层的厚度为0.5~3微米。

三、将步骤一制得的陶瓷膜与至少一个步骤二中得到的陶瓷膜进行叠片、层压，得到各缓冲层间隔设于底部的陶瓷生坯巴块。

叠片为先将四个步骤二得到的陶瓷膜层叠在一起，并使四个陶瓷膜上的缓冲层相互间隔，然后在外露的缓冲层的一侧再层叠多个步骤一制得的陶瓷膜直至达到芯片电容所需的厚度；所得陶瓷生坯巴块中相邻两个缓冲层的间距相等且为5~ 20微米。

四、将步骤三得到的陶瓷生坯巴块划切成尺寸更小的陶瓷生坯小块，然后从上至 下沿缓冲层的边框中线对陶瓷生坯小块预切割成槽，如图1所示，图中点划线为切割线，且所得切槽A底部为含缓冲层40的预留部分B，该预留部分B不切断，如图2所示。

划切得到的陶瓷生坯小块为矩形，其长和宽分别优选为2~10毫米，陶瓷生坯小块面积较小，操作起来比较方便，不容易折断，并且烧结时不容易变形，保证烧结后的平整度好；切槽A的深度为陶瓷生坯小块的厚度的2/3~4/5，则预留部B的厚度为陶瓷生坯小块的厚度的1/5~1/3；划切和预切割可以采用旋转刀片切割。

五、将步骤四得到的半成品进行排胶、烧结。

排胶是将步骤四得到的半成品在空气中以250~400℃进行排胶，以保证烧结后的陶瓷均匀致密。烧结是将排胶后的半成品在空气中或还原气氛中以900~1350℃进行烧结。

六、在步骤五得到的半成品的顶面和底面分别制作面电极和底电极。

采用溅射或电镀方式制作面电极和底电极，材料可为钛、钨、铂、钴、铜、 镍、钯、金、锡中的至少一种金属或任意几种组合而成的合金，制得的面电极与底电极的厚度分别为2微米。

七、沿切槽对步骤六得到的半成品进行贯穿式切割，切断预留部B，得到单个低应力单层芯片电容。

低应力单层芯片电容的制备方法中，根据步骤一流延法得到的陶瓷膜面积较大，不方便后续的处理。因此，在步骤四中，利用陶瓷生坯可塑性的特点，先将陶瓷生坯巴块划切成较小的陶瓷生坯小块，并对得到的陶瓷生坯小块预切割成槽，所以层压后对其划切和预切割就不会产生碎裂。完成步骤五和步骤六后，在步骤七中再切断预留部，虽然此时切割对象为脆性较大的陶瓷熟料，但由于预留部分含有可缓冲切割应力的缓冲层，因此切断时能防止碎裂，而且相对于现有技术，对陶瓷熟料的切割厚度大为减少，更有效防止切割面发生碎裂。